SIMULADOR DE UCP COM SUPORTE À MEMÓRIA CACHE E PIPELINE

Autores

  • Artur Jordão Lima Correia
  • Mario Augusto Pazoti UNOESTE
  • Francisco Assis da Silva FIPP/UNOESTE
  • Leandro Luiz de Almeida UNOESTE
  • Danillo Roberto Pereira Unoeste

Palavras-chave:

Simulador UCP, Cache, Pipeline

Resumo

Um problema comum em disciplinas de arquitetura de computadores é a dinâmica real dos processos que ocorrem internamente em hardware. O funcionamento de uma UCP, por exemplo, é algo complexo e sua compreensão é fundamental para utilização de seus recursos. Este trabalho contribui com o desenvolvimento de um simulador de UCP com suporte à memória cache e pipeline. São apresentados os resultados obtidos com a ferramenta desenvolvida, e que a utilização do simulador pode ser muito útil como apoio em disciplinas de arquitetura de computadores, melhorando o entendimento por parte dos alunos.

Downloads

Não há dados estatísticos.

Biografia do Autor

Francisco Assis da Silva, FIPP/UNOESTE

Possui graduação em Bacharelado em Ciência da Computação pela Universidade do Oeste Paulista (1998), mestrado em Computação pela Universidade Federal do Rio Grande do Sul (2002) e doutorado em Ciências, programa de Engenharia Elétrica pela Universidade de São Paulo (2012). Atualmente é professor titular da Universidade do Oeste Paulista.

Downloads

Publicado

2015-01-26

Como Citar

Correia, A. J. L., Pazoti, M. A., Silva, F. A. da, Almeida, L. L. de, & Pereira, D. R. (2015). SIMULADOR DE UCP COM SUPORTE À MEMÓRIA CACHE E PIPELINE. Colloquium Exactarum. ISSN: 2178-8332, 6(3), 10–25. Recuperado de https://revistas.unoeste.br/index.php/ce/article/view/1096

Edição

v. 6 n. 3 (2014): Colloquium Exactarum

Seção

Artigos Originais

Artigos mais lidos pelo mesmo(s) autor(es)

1 2 3 4 5 6 7 8 > >>